深圳2024年3月20日 /美通社/ -- 在2024年CFMS閃存市場峰會上，三星半導體展示了其面向PC、移動端和服務器的多樣化創(chuàng)新存儲解決方案。三星電子執(zhí)行副總裁兼解決方案產(chǎn)品工程師團隊負責人吳和錫（Hwaseok Oh），發(fā)表了題為"與客戶同行，共筑創(chuàng)新之路"的演講。

在演講中，吳和錫強調(diào)了推動存儲創(chuàng)新的重要性，以及如何通過協(xié)同合作克服變革中出現(xiàn)的挑戰(zhàn)，并呼吁業(yè)界和客戶共同攜手推動技術進步。峰會上，三星半導體展出了面向移動端的JEDEC最新技術規(guī)格的UFS 4.0存儲，為加速服務器提供的PM9D3a, 以及基于CXL的創(chuàng)新內(nèi)存池技術的CMM-D, 和針對AI和MI開發(fā)的基于CXL技術的混合式存儲解決方案的CMM-H。

在本次演講中，三星半導體著重介紹了圍繞與客戶攜手合作實現(xiàn)的幾個存儲領域的技術創(chuàng)新。三星在介紹QLC UFS的技術進展時，要與包括客戶在內(nèi)的生態(tài)系統(tǒng)各方參與者開展緊密的合作。繼三星在2023年推出QLC UFS以后，現(xiàn)已準備批量生產(chǎn)。雖然QLC技術目前仍然處于早期階段，但三星QLC性能通過加入全新的TW2.0和HID技術，并且從縱向發(fā)力，不斷優(yōu)化主機系統(tǒng)，提升用戶應用水平，使QLC產(chǎn)品在實際工作中表現(xiàn)穩(wěn)定，給用戶帶來優(yōu)異的性能。

為了滿足日漸增長的端側(cè)（End-to-End）人工智能的需求，實現(xiàn)大語言模型的端側(cè)運行，三星半導體計劃提升UFS接口速度并正在研發(fā)一款使用UFS 4.0技術的新產(chǎn)品，將通道數(shù)量從目前的2路提升到4路。同時，三星半導體也在積極參與UFS 5.0標準的討論，期望與移動公司和AP公司共同促進UFS 4.0 4通道和UFS 5.0的合作。

在面向PC存儲方面，三星半導體介紹了在PCIe 4.0接口環(huán)境下表現(xiàn)優(yōu)異的PM9C1a。

此外，為迎接PCIe5.0時代，三星半導體結(jié)合數(shù)據(jù)中心的先進經(jīng)驗，計劃將PCIe 5.0應用于PC存儲。

PM9D3a是使用目前三星最先進的PCIe 5.0的固態(tài)硬盤，適用于大型數(shù)據(jù)運算，幫助加速數(shù)據(jù)中心。 三星半導體準備在多方面為客戶提供支持，以幫助PC客戶在數(shù)據(jù)中心部署支持PCIe5.0的SSD。演講中，三星半導體還提出了FDP技術，即通過控制數(shù)據(jù)布局來延長設備使用壽命。目前，F(xiàn)DP已經(jīng)成為當下的解決方案，且已經(jīng)具備了構(gòu)建生態(tài)系統(tǒng)的四大要素，一是被批準成為NVMe標準，二是主機驅(qū)動程序已包含在Linux內(nèi)核并已分發(fā)，三是推出全球首個支持FDP的SSD產(chǎn)品，最后三星開展通過案例研究證明了其在CacheLib應用中的有效性。基于這項技術，三星半導體已經(jīng)與客戶展開合作，并計劃通過后續(xù)產(chǎn)品提升性能、強化特點提供更多支持，有望構(gòu)建強大生態(tài)系統(tǒng)。

三星半導體還指出，目前搭載了DRAM的CXL產(chǎn)品很受歡迎，已成為新的技術范疇。三星第一代CMM-D搭載了支持CXL2.0的SoC的，計劃在2025年發(fā)布搭載第二代控制器、容量為128GB的新產(chǎn)品。與此同時，三星還在不斷研發(fā)同時使用NAND和DRAM的混合式CXL存儲模組架構(gòu)，即針對AI和ML系統(tǒng)使用的CMM-H。

最后三星呼吁客戶積極參與高質(zhì)量的測試數(shù)據(jù)收集，推動技術進步。 三星半導體將持續(xù)與客戶緊密合作，共同推動各行業(yè)邁向智能化轉(zhuǎn)型的新時代。